边沿触发的沿怎么理解,反正不是瞬间,因为不存在瞬间
是不是说,CP信号由高到低或由低到高的变化过程中,此时既不是高电平又不是低电平,才使输入有效,其它时间不管是高电平还是低电平均封锁?
如果是,那么为什么既不是高电平又不是低电平的状态会使输入有效?
zala小队长
11 years, 1 month ago
Answers
首先介绍一下什么是电平:
二进制规定:+5V等价于逻辑"1",0V等价于逻辑"0",但这太绝对了,实际中不适用,如4.9V,2.5V之类岂不无意义。
实际上,标准TTL的定义是,输入高电平最小2V,输入低电平最大0.8V。即:大于2V就是“1”,小于0.8V就是“0”,两者之间的为不确定,可能是0也可能是1。
(在TTL电路中用TTL电平,除此以外常见的还有CMOS电平,含义相似,只是数值不同,略)
好了,提问者的疑问是,沿的瞬间究竟在哪里?
上升沿就是指电压从低到高变化过程中,突破2V的那个瞬间。
如果要较真,这样讲:电压的上升进行到某一瞬间,被触发电路“感受到”的那一瞬间。
下降沿同理。
上面讲的是拿TTL电平举例,如果是CMOS电路,就不是2V的那个瞬间,而是CMOS的定义值,见下:
CMOS电平:
输出 L: <0.1
Vcc ; H:>0.9
Vcc。
输入 L: <0.3
Vcc ; H:>0.7
Vcc.
TTL电平:
输出 L: <0.4V ; H:>2.4V。
输入 L: <0.8V ; H:>2.0V
凉宫x结弦
answered 11 years, 1 month ago